各種システムLSI内のブロックRTL設計/検証

・Clock、Reset制御(クロック系統図、SDC作成)のRTL設計検証…80%
・その他付随する資料作成、レビュー…20%
【必須条件】
Clock、Reset制御の実務経験者